cmos與pmos-pmos工藝產(chǎn)品介紹及原理詳解-KIA MOS管
信息來源：本站 日期：2017-06-02
目前，MOSFET是ULSI電路中最主要的器件，由于它可比其他品種器件減少至更小的尺寸. MOSFET的主要技術(shù)為CMOS(CMOSFET，complementary MOSFET)技術(shù)，用此技術(shù)，n溝道與p溝道MOSFET（分別稱為NMOS與PMOS）能夠制造在同一芯片內(nèi)．CMOS技術(shù)對ULSI電路而言特別具有吸收力，由于在一切IC技術(shù)中，CMOS技術(shù)具有最低的功率耗費(fèi)．
圖14. 14顯現(xiàn)近年來MOSFET的尺寸按比例減少的趨向．在20世紀(jì)70年代初期，柵極長度為7.5/μm其對應(yīng)的器件面積大約為6000／μm2隨著器件的減少，器件面積也大幅度地減少．關(guān)于一個(gè)柵極長度為o．5J‘m的MOSFET而言，器件面積能夠減少至小于早MOSFET面積的1%．預(yù)期器件的減少化將會(huì)持續(xù)下去．在21世紀(jì)初，柵極長度將會(huì)小于o．10μm.我們將在14.5節(jié)討論器件的將來趨向．
基本工藝
圖14. 15顯現(xiàn)一個(gè)尚未停止最后金屬化工藝的n溝道MOS的透視圖．最上層為磷硅玻璃（摻雜磷的二氧化硅，P-glass），它通常用來作為多晶硅柵極與金屬連線間的絕緣體及町動(dòng)離子的吸雜層( gettering layer).將圖14. 15與表示雙極型晶體管的圖14.7作比擬，可留意到在根本構(gòu)造方面MOSFET較為簡單．固然這兩種器件都運(yùn)用橫向氧化層隔離，但MOSFFET不需求垂直隔離，而雙極型晶體管則需求一個(gè)埋層n+-p結(jié)．MOSFET的摻雜散布不像雙極型晶體管那般復(fù)雜，所以摻雜散布的控制也就不那么重要．我們將討論用來制造如圖14. 15所示器件的主要工藝步驟．
第一步制造一個(gè)n溝道MOSFET( NMOS)，其起始資料為p型、輕摻雜（約1015cm-3)晶向、拋光的硅晶片．<100>品向的晶片<111>晶向的晶片好，由于其界面圈套密度(interface trap density)大約是<111>晶向上的非常之．第—步工藝是應(yīng)用LOCOS技術(shù)構(gòu)成氧化層隔離．這道工藝步驟與雙極型晶體管工藝相似，都是先長一層薄的熱氧化層作為墊層(約35nm)，接著淀積氮化硅(約150 nm)[圖14.16(a)．有源器件區(qū)域是應(yīng)用抗蝕劑作為掩蔽層定義出的，然后經(jīng)過氮化硅—氧化層的組合物停止硼離子溝道阻斷注入[圖14，16(b)])．接著，刻蝕未被抗蝕劑掩蓋的氮化硅層，在剝除抗蝕劑之后，將晶片置入氧化爐管，在氮化硅被去除掉的區(qū)域長一氧化層(稱為場氧化層，field oxide)，同時(shí)也注入硼離子，場氧化層的厚度通常為o．5μm一1μm．
第二步是生長柵極氧化層及調(diào)整閾值電壓(threshold voltage)（參考6.2.3節(jié)），先去除在有源器件區(qū)域上的氮化硅—二氧化硅的組合物，然后長一層薄的柵極氧化層（小于10nm）．如圖14. 16(c)所示，對一個(gè)加強(qiáng)型n溝道的器件而言，注入硼離子到溝道區(qū)域來增加閾值電壓至一個(gè)預(yù)定的值（如+o．5V）．關(guān)于一個(gè)耗盡型n溝道器件而言，注入砷離子到溝道區(qū)域用以降低閾值電壓(如-o．5 V).
第三步是構(gòu)成柵極，先淀積一層多晶硅，再用磷的擴(kuò)散或是離子注入，將多晶硅變?yōu)楦邼舛葥诫s，使其薄層電阻到達(dá)典型的20Ω／口一30Ω／口，這樣的阻值關(guān)于柵極長度大于3μm的MOSFET而言是恰當(dāng)?shù)?，但是關(guān)于更小尺寸的器件而言，多晶硅化物( polycide)可用來當(dāng)作柵極資料以降低薄層電阻至l.Ω/口左右，多晶硅化物為金屬硅化物與多晶硅的組合物，常見的有鎢的多晶硅化物(Wpolycide).
第四步是構(gòu)成源極與漏極，在柵極圖形完成后[圖14. 16(d)，柵極可用作砷離子注入（約30keV，約5×1015m—。）構(gòu)成源極與漏極時(shí)的掩蔽層[圖14. 17(a)，因而源極與漏極對柵極而言也具有自對準(zhǔn)的效果，所以獨(dú)一形成柵極—漏極堆疊( overlap)的要素是由于注入離子的橫向分布(lateral straggling)（關(guān)于30keV的砷，只要5nm）．假如在后續(xù)工藝步驟中運(yùn)用低溫工藝將橫向擴(kuò)散降至最低，則寄生柵極-漏極電容與柵極—源極耦合電容將可比柵極—溝道電容小很多．
最后一步是金屬化．先淀積磷硅玻璃(P-glass)于整片晶片上，接著經(jīng)過加熱晶片，使其活動(dòng)以產(chǎn)生一個(gè)平整的外表[圖14.17(b)]．之后，在磷硅玻璃上定義和刻蝕出接觸窗，然后淀積一金屬層（如鋁）并定出圖形．完成后的MOSFET其截面如圖14. 17(c)所示．圖14.17（d)為對應(yīng)的頂視圖，柵極的接觸通常被安頓在有源器件區(qū)域之外，以防止對薄柵極氧化層產(chǎn)生可能的傷害．
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請搜微信號:“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長按二維碼識別關(guān)注
